A.基本RS觸發(fā)器
B.D觸發(fā)器
C.JK觸發(fā)器
D.T觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.主從RS觸發(fā)器
B.同步D觸發(fā)器
C.邊沿JK觸發(fā)器
D.維持－阻塞觸發(fā)器
A.主從結(jié)構(gòu)
B.邊沿結(jié)構(gòu)
C.同步結(jié)構(gòu)
D.維持－阻塞結(jié)構(gòu)
A.保持（記憶）
B.置0
C.置1
D.翻轉(zhuǎn)（計(jì)數(shù)）
A.保持記憶
B.狀態(tài)不定
C.送0
D.送1
A.時(shí)鐘脈沖
B.時(shí)鐘信號(hào)
C.CP
D.輸入信號(hào)
最新試題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
具有“有1出0、全0出1”功能的邏輯門是（）
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。