多項(xiàng)選擇題數(shù)字邏輯電路中的1和0可以代表（）

A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無(wú)
D.數(shù)量的大小


你可能感興趣的試題

1.多項(xiàng)選擇題數(shù)字電路的特點(diǎn)是（）。

A.電路結(jié)構(gòu)簡(jiǎn)單，有利于實(shí)現(xiàn)電路集成化；
B.可實(shí)現(xiàn)邏輯運(yùn)算和判斷；
C.工作穩(wěn)定抗干擾能力強(qiáng)；
D.工作于開(kāi)關(guān)狀態(tài)，功耗低。

2.多項(xiàng)選擇題在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0（）。

A.全部輸入是0
B.全部輸入是1
C.任一輸入為0，其他輸入為1
D.任一輸入為1

3.多項(xiàng)選擇題求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的（）.

A.“·”換成“+”，“+”換成“·”
B.原變量換成反變量，反變量換成原變量
C.變量不變
D.常數(shù)中“0”換成“1”，“1”換成“0”

4.多項(xiàng)選擇題在用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，畫(huà)圈是很關(guān)鍵的一步，下面對(duì)畫(huà)圈規(guī)則描述正確的是（）。

A.“1”格允許被一個(gè)以上的圈所包圍。
B.“1”格不能漏畫(huà)。
C.圈的個(gè)數(shù)要盡量少，圈的面積應(yīng)盡量的大。
D.每圈必有一個(gè)新“1“格。

5.多項(xiàng)選擇題用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟除了將函數(shù)化簡(jiǎn)為最小項(xiàng)之和的形式外還有（）。

A.畫(huà)出表示該邏輯函數(shù)的卡諾圖
B.找出可以合并的最小項(xiàng)
C.寫(xiě)出最簡(jiǎn)“與或”邏輯函數(shù)表達(dá)式
D.寫(xiě)出最簡(jiǎn)“與或非”邏輯函數(shù)表達(dá)式

最新試題

什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？

題型：?jiǎn)柎痤}

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。

題型：?jiǎn)雾?xiàng)選擇題

采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

題型：?jiǎn)雾?xiàng)選擇題

若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）

題型：?jiǎn)雾?xiàng)選擇題

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：?jiǎn)柎痤}

兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}