A.不含記憶電路
B.不含反饋電路
C.從輸入端開始單向傳輸?shù)捷敵?
D.任何時候的輸出僅與當時的輸入有關(guān)
您可能感興趣的試卷
你可能感興趣的試題
A.引入封鎖脈沖
B.引入選通脈沖
C.接入濾波電容
D.修改邏輯設(shè)計,增加冗余項
A.化簡函數(shù)表達式
B.列出真值表
C.說明給定電路的基本功能
D.根據(jù)最簡輸出函數(shù)表達式畫出邏輯圖
A.根據(jù)給定的邏輯圖寫出輸出邏輯函數(shù)表達式
B.化簡函數(shù)表達式
C.列出真值表
D.根據(jù)最簡輸出函數(shù)表達式畫出邏輯圖
A.加法器
B.比較器
C.譯碼器
D.數(shù)據(jù)選擇器
A.真值表
B.卡諾圖
C.邏輯表達式
D.時序圖
最新試題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
()在計算機系統(tǒng)中得到了廣泛的應(yīng)用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
根據(jù)什么判斷簡單電路中的險象存在?