A.雖增加CPI，但更減少I
B.雖增加CPI，但更減少T
C.雖增加T，但更減少CPI
D.雖增加I，但更減少CPI
您可能感興趣的試卷
你可能感興趣的試題
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.結(jié)束地址
B.設(shè)備類型
C.數(shù)據(jù)長度
D.數(shù)據(jù)速率
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.結(jié)束地址
B.起始地址
C.設(shè)備類型
D.數(shù)據(jù)速率
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.外部設(shè)備
B.系統(tǒng)時(shí)鐘
C.系統(tǒng)總線
D.中央處理器
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.外部設(shè)備
B.運(yùn)算器
C.緩存
D.中央處理器
直接存儲(chǔ)器訪問（DMA）是一種快速傳遞大量數(shù)據(jù)常用的技術(shù)。工作過程大致如下。
①向CPU申請(qǐng)DMA傳送。
②獲CPU允許后，DMA控制器接管（1）的控制權(quán)。
③在DMA控制器的控制下，在存儲(chǔ)器和（2）之間直接進(jìn)行數(shù)據(jù)傳送，在傳送過程中不需要（3）的參與。開始時(shí)需提供要傳送的數(shù)據(jù)的（4）和（5）。
④傳送結(jié)束后，向CPU返回DMA操作完成信號(hào)。
A.系統(tǒng)控制臺(tái)
B.系統(tǒng)總線
C.I/O控制器
D.中央處理器
最新試題
簡述使用直接內(nèi)存存取DMA傳輸數(shù)據(jù)的過程。
空白（3）處應(yīng)選擇（）
提高計(jì)算機(jī)系統(tǒng)并行性可以提高性能，一般有3種途徑，分別為（）（）和（）。
16位二進(jìn)制原碼所能表示的范圍為（），16位反碼所能表示的范圍為（），16位補(bǔ)碼所能表示的范圍為（）。
空白（1）處應(yīng)選擇（）
空白（1）處應(yīng)選擇（）
簡述多級(jí)存儲(chǔ)體系結(jié)構(gòu)的原理。
計(jì)算機(jī)硬件的典型結(jié)構(gòu)主要包括單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和采用（）的大型系統(tǒng)結(jié)構(gòu)。
如果存儲(chǔ)器周期是400ns，而每個(gè)周期可訪問4字節(jié)，則存儲(chǔ)器帶寬為（）。
假設(shè)用一個(gè)8位的二進(jìn)制數(shù)表示一個(gè)數(shù)字，則-1的補(bǔ)碼是（），127的補(bǔ)碼是（）。