（）主要用于將二進(jìn)制數(shù)的某些位求反。

8086CPU段基址來(lái)源于CS、DS、SS、ES、IP。

菊花鏈優(yōu)先級(jí)排隊(duì)電路是一種優(yōu)先級(jí)管理的簡(jiǎn)單硬件方案。

已知（DS）=2000H，數(shù)據(jù)段容量為64KB，則數(shù)據(jù)段首地址和末地址物理地址分別為20000H，2FFFFH 。

接口電路按傳送數(shù)據(jù)的方式可分為：通用接口和專(zhuān)用接口。

對(duì)內(nèi)存和I/O端口統(tǒng)一編址時(shí)，系統(tǒng)中只有一個(gè)統(tǒng)一的地址空間。

定義字節(jié)變量的偽指令是（），匯編后，該變量以字節(jié)為單位分配存儲(chǔ)單元。

CPU執(zhí)行存儲(chǔ)器讀寫(xiě)指令都有固定的時(shí)序，存儲(chǔ)器的速度與CPU不匹配，也可保證CPU讀寫(xiě)存儲(chǔ)器的準(zhǔn)確性。

已知BX的內(nèi)容為無(wú)符號(hào)數(shù)1234H，執(zhí)行程序SHL BX,1后，BX的內(nèi)容為2468H。

指令MOV [DI],[SI]是錯(cuò)誤的，其錯(cuò)誤的原因是存儲(chǔ)器到存儲(chǔ)器傳送。