A.增加一倍
B.減小一半
C.不變
D.按指數(shù)規(guī)律變化
您可能感興趣的試卷
你可能感興趣的試題
A.高輸入電阻，高輸出電阻，高增益
B.高輸入電阻，低輸出電阻，高增益
C.高輸入電阻，低輸出電阻，低增益
D.低輸入電阻，低輸出電阻，低增益
A.差模放大倍數(shù)值增大
B.差模輸入電阻增大
C.抑制共模信號能力增強(qiáng)
A.電流放大
B.恒流作用
C.交流傳輸
A.共集電極電路
B.共發(fā)射極電路
C.共基極電路
A.共基極電路
B.阻容耦合電路
C.互補(bǔ)對稱電路
最新試題
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
?CD放大器的性能特征有（）。?
?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)？（）
?某次電路實驗中，一同學(xué)按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?CS放大器中引入源極電阻RS，其作用有（）。?
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）