A.8
B.16
C.128
D.256
您可能感興趣的試卷
你可能感興趣的試題
A.下降沿觸發(fā)
B.上升沿觸發(fā)
C.高電平觸發(fā)
D.低電平觸發(fā)
A.J=l，K=I
B.J=0，K=0
C.J=0，K=d
D.J=l，K=d
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
A.在CP上升沿觸發(fā)
B.在CP下降沿觸發(fā)
C.在CP＝1的穩(wěn)態(tài)下觸發(fā)
D.與CP無關(guān)的
最新試題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
具有“有1出0、全0出1”功能的邏輯門是（）
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。