A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A
您可能感興趣的試卷
你可能感興趣的試題
A.輸入級(jí)
B.輸出級(jí)
C.放大級(jí)
D.中間級(jí)
A.包圍圈盡可能的大，個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n（n＝1、2、…）
C.允許重復(fù)圈1，但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過(guò)的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。
A.與（·）換成或（＋），或（＋）換成與（·）
B.原變量變換為反變量，反變量變換為原變量
C.0換成1，1換成0
D.化成最簡(jiǎn)與或表達(dá)式
A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼
A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制
最新試題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
TTL與非門閾值電壓UT的典型值是（）
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。