A.對(duì)于任一個(gè)最大項(xiàng),只有對(duì)應(yīng)一組變量取值,才能使其值為0,其余情況均為1。
B.任意兩個(gè)最大項(xiàng)Mi和Mj,其邏輯或?yàn)?。
C.n個(gè)變量的最大項(xiàng)之邏輯與為0。
D.具有相鄰性的兩個(gè)最大項(xiàng)之積可以合并成一個(gè)或項(xiàng),并消去一對(duì)因子。
您可能感興趣的試卷
你可能感興趣的試題
A.任意兩個(gè)最小項(xiàng)mi和mj(i≠j),其邏輯與為1。
B.n個(gè)變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個(gè)最小項(xiàng)不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng),并消去一對(duì)因子。
A.0⊙0=1
B.1⊙1=0
C.0⊙1=1
D.1⊙0=0
A.0⊙0=0
B.1⊙1=1
C.0⊙1=1
D.0⊙0=1
A.0+0=0
B.0+1=1
C.1+0=0
D.1+1=0
A.0·0=0
B.0·1=0
C.1·0=0
D.1·1=1
最新試題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
具有“有1出0、全0出1”功能的邏輯門是()
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?