與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。

以下代碼中為無權(quán)碼的為（）。

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。

DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲(chǔ)容量為多少？

判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

TTL與非門輸出低電平的參數(shù)規(guī)范值是（）

TTL與非門輸出高電平的參數(shù)規(guī)范值是（）