A.延遲時間
B.保持時間
C.建立時間
D.轉(zhuǎn)換時間
您可能感興趣的試卷
你可能感興趣的試題
A.JK觸發(fā)器
B.D觸發(fā)器
C.T觸發(fā)器
D.基本RS觸發(fā)器
A.3個
B.4個
C.5個
D.6個
A.64
B.6
C.8
D.32
A.64
B.4
C.8
D.32
A.乘法和除法
B.二進制和十進制
C.同步和異步
D.加法和減法
最新試題
CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。
?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(),漏極交流電壓將會(),增益將會()。
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?
現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進位,sum為和,co為向高位的進位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是()。
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
?CS放大器中引入源極電阻RS,其作用有()。?
?TTL或非門組成的邏輯電路如圖所示,當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
?某次電路實驗中,一同學按如下電路圖連接電路,完成實驗。其中D0,D1端為輸入端,S0與S1為輸出端。在實驗過程中,該同學觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。