您可能感興趣的試卷
你可能感興趣的試題
A.DATA1DW1856H
B.DATA1DB18H,56H
C.DATA1EQU5618H
D.DATA1DB18H,00H,56H,00H
A.中斷向量地址的高8位
B.中斷向量地址的高5位
C.中斷向量的高5位
D.中斷向量號(hào)的高5位
A.數(shù)據(jù)輸入緩沖器和狀態(tài)寄存器
B.控制寄存器和狀態(tài)寄存器
C.數(shù)據(jù)輸入緩沖器和控制寄存器
D.數(shù)據(jù)輸出緩沖器的控制寄存器
A.2002H,00H
B.1FFEH,00H
C.1FFEH,20H
D.2002H,20H
最新試題
DMA控制器的工作特點(diǎn)是:在傳輸數(shù)據(jù)時(shí)不用指令,通過(guò)硬件邏輯電路用固定的順序發(fā)地址和用讀寫(xiě)信號(hào)來(lái)實(shí)現(xiàn)高速數(shù)據(jù)傳輸,CPU完全不參與。
8086中斷向量表中最多容納256個(gè)中斷向量。
輸入還是輸出所用到的地址總是對(duì)端口而言的,也是對(duì)接口部件而言的。
中斷請(qǐng)求信號(hào)有邊沿請(qǐng)求和電平請(qǐng)求兩種。
在8086系統(tǒng)中,一條指令最多以()個(gè)字節(jié)的代碼形式存在于存儲(chǔ)器的碼段中。
執(zhí)行PUSH/POP指令時(shí),段基址由()提供。
CPU執(zhí)行存儲(chǔ)器讀寫(xiě)指令都有固定的時(shí)序,存儲(chǔ)器的速度與CPU不匹配,也可保證CPU讀寫(xiě)存儲(chǔ)器的準(zhǔn)確性。
現(xiàn)代PC機(jī)中多采用可編程中斷控制器(如8259A)來(lái)處理中斷優(yōu)先級(jí)問(wèn)題。
已知(DS)=2000H,數(shù)據(jù)段容量為64KB,則數(shù)據(jù)段首地址和末地址物理地址分別為20000H,2FFFFH 。
指令MOV [DI],[SI]是錯(cuò)誤的,其錯(cuò)誤的原因是存儲(chǔ)器到存儲(chǔ)器傳送。