A.程序控制I/O
B.中斷驅(qū)動(dòng)I/O
C.DMA方式
D.存儲(chǔ)器訪問(wèn)方式
您可能感興趣的試卷
你可能感興趣的試題
A.IRR
B.ISR
C.IMR
D.DAC
A.RAM
B.ROM
C.CPU
D.RAM和ROM
A.8，512
B.512，8
C.18，8
D.19，8
A.DRAM
B.SRAM
C.閃速存儲(chǔ)器
D.EPROM
A.除法錯(cuò)，溢出中斷，軟中斷
B.NMI
C.INTR
D.單步中斷
最新試題
將“立即數(shù)50H傳送給累加器”操作的8086CPU指令的是（）。
8086指令系統(tǒng)算術(shù)運(yùn)算指令一共有（）條。
現(xiàn)代PC機(jī)中多采用可編程中斷控制器（如8259A）來(lái)處理中斷優(yōu)先級(jí)問(wèn)題。
已知BX的內(nèi)容為無(wú)符號(hào)數(shù)1234H，執(zhí)行程序SHL BX,1后，BX的內(nèi)容為2468H。
DMA控制器的工作特點(diǎn)是：在傳輸數(shù)據(jù)時(shí)不用指令，通過(guò)硬件邏輯電路用固定的順序發(fā)地址和用讀寫信號(hào)來(lái)實(shí)現(xiàn)高速數(shù)據(jù)傳輸，CPU完全不參與。
CPU執(zhí)行存儲(chǔ)器讀寫指令都有固定的時(shí)序，存儲(chǔ)器的速度與CPU不匹配，也可保證CPU讀寫存儲(chǔ)器的準(zhǔn)確性。
CMP功能和SUB一樣，都是做減法，結(jié)果送目標(biāo)操作數(shù)。
中斷系統(tǒng)的目的包括下列的（）。
輸入還是輸出所用到的地址總是對(duì)端口而言的，也是對(duì)接口部件而言的。
菊花鏈優(yōu)先級(jí)排隊(duì)電路是一種優(yōu)先級(jí)管理的簡(jiǎn)單硬件方案。