如圖所示的分壓式工作點(diǎn)穩(wěn)定電路中,晶體管的β=50,rbb’=200Ω,VBEQ=0.7V,RB1=25kΩ,RB2=5kΩ,RC=5kΩ,RE1=RL=1.7kΩ,RE2=300Ω,VCC=12V。計(jì)算:
(1)電路的靜態(tài)工作點(diǎn);
(2)Au、Ri和RO;
(3)將旁路電容CE去掉,則Au、Ri和RO如何變化?
您可能感興趣的試卷
你可能感興趣的試題
最新試題
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動(dòng)。
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz,若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào),請(qǐng)問該計(jì)數(shù)器至少需要多少位?()
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無(wú)效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長(zhǎng)時(shí)間?()