問答題

放大電路如圖(a)所示,正常工作時靜態(tài)工作點為Q。
(1)如工作點變?yōu)閳D(b)中的Q’和Q’’,試分析是由電路中哪一元件參數(shù)改變而引起的? 
(2)如工作點變?yōu)閳D(c)中的Q’和Q’’,又是電路中哪一元件參數(shù)改變而引起的?


您可能感興趣的試卷

你可能感興趣的試題

最新試題

?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()

題型:單項選擇題

?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???

題型:判斷題

?CG放大器的性能描述合理的是()。

題型:單項選擇題

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。

題型:多項選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:單項選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。

題型:單項選擇題

在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時,柵極直流電壓將會(),漏極直流電流將會(),輸入電阻將會()。

題型:單項選擇題

CD放大器具有較()的輸入電阻和較()的輸出電阻。?????

題型:單項選擇題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

題型:單項選擇題