電路如圖所示,試問
(1)靜態(tài)時(shí),A點(diǎn)電位等于多少?電容器C2兩端電壓為多少?調(diào)整哪個(gè)電阻才能達(dá)到上述要求?
(2)如V1和V2的ICM=200mA,PCM=200mW,U(BR)CEO=24V,晶體管的飽和壓降為0.5V,電路的最大輸出功率為多少?
(3)如晶體管的β=50,當(dāng)二極管開路時(shí)將產(chǎn)生什么后果?
(4)動(dòng)態(tài)時(shí),若輸出電壓波形出現(xiàn)交越失真,應(yīng)調(diào)整哪個(gè)電阻?如何調(diào)整?
您可能感興趣的試卷
你可能感興趣的試題
最新試題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
?verilog語法中,間隔符號(hào)主要包括()。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動(dòng)。
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
?MOSFET源極漏極間的長(zhǎng)度L越大,溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。