?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）

?CG放大器的性能描述合理的是（）。

CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????

I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?

?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。

當(dāng)VGS=0時，能夠?qū)ǖ腗OS管為（）

用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。

CG放大器因其輸入電阻過小，因此沒什么用處。

?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。