單項選擇題?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。

A./*...*/
B.{...}
C.begin...end
D.module...endmodule


您可能感興趣的試卷