單項選擇題編碼器,譯碼器為()

A.組合邏輯電路
B.時序邏輯電路
C.脈沖電路
D.基本邏輯門電路


您可能感興趣的試卷

你可能感興趣的試題

1.單項選擇題按觸發(fā)器的CP所決定的狀態(tài)轉(zhuǎn)換區(qū)分,計數(shù)器可分為()計數(shù)器。

A.加法、減法
B.同步和異步
C.二、十和N進制
D.可逆

2.單項選擇題T觸發(fā)器的邏輯功能是()

A.置0、置1
B.置0、置1、保持
C.置0、置1、保持、翻轉(zhuǎn)
D.保持、翻轉(zhuǎn)

4.單項選擇題CMOS反相器的優(yōu)點是()

A.易飽和和截止
B.易維修
C.功耗小
D.功耗高

最新試題

?10進制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()

題型:多項選擇題

?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???

題型:判斷題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

題型:單項選擇題

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。

題型:多項選擇題

MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???

題型:判斷題

假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時,溝道夾斷點向漏極移動。

題型:判斷題

在對數(shù)字鐘計時、校時模塊進行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計數(shù)是否正確,那么在復(fù)位信號無效,計時使能信號有效的情況下,仿真需運行多長時間?()

題型:單項選擇題

以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()

題型:單項選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:單項選擇題

已知某N溝道增強型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。

題型:多項選擇題