OCL電路如下圖所示?;卮鹣铝袉栴}:
⑴:靜態(tài)時,輸出電壓oU應(yīng)是多少?調(diào)整哪個電阻能滿足這個要求?
⑵:設(shè)VCC=10V,R1=R3=2KΩ,UBE=0.7V,β=50,PCM=200mW,靜態(tài)時Uo=0,若D1,D2,R2中任何一個開路,將會產(chǎn)生什么后果?
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?verilog語法中,間隔符號主要包括()。
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()
?CG放大器的性能描述合理的是()。
?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實現(xiàn)中的表達(dá)式正確的是()。
當(dāng)VGS=0時,能夠?qū)ǖ腗OS管為()
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???