多項(xiàng)選擇題時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩種它們的區(qū)別是（）。

A.同步時(shí)序邏輯電路狀態(tài)的變化與時(shí)鐘脈沖同步，而異步時(shí)序電路中沒有統(tǒng)一的時(shí)鐘脈沖，電路的狀態(tài)隨輸入信號(hào)的改變而相應(yīng)改變。
B.異步時(shí)序電路的每個(gè)狀態(tài)都是“穩(wěn)定狀態(tài)”，而同步時(shí)序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時(shí)序電路中，任一時(shí)刻，幾個(gè)輸入變量可以同時(shí)變化。
D.異步時(shí)序電路中，每個(gè)時(shí)刻僅允許一個(gè)輸入信號(hào)發(fā)生變化，以避免電路中可能出現(xiàn)的競(jìng)爭(zhēng)現(xiàn)象。


你可能感興趣的試題

1.多項(xiàng)選擇題可以用來暫時(shí)存放數(shù)據(jù)的器件是（）

A.數(shù)碼寄存器
B.計(jì)數(shù)器
C.移位寄存器
D.序列信號(hào)檢查器

2.多項(xiàng)選擇題在下列功能表示方法中，不適合用于表示時(shí)序邏輯電路功能的是（）

A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程

3.多項(xiàng)選擇題根據(jù)計(jì)數(shù)器中各觸發(fā)器狀態(tài)更新的情況不同，將計(jì)數(shù)器分為（）兩種類型。

A.可逆計(jì)數(shù)器
B.循環(huán)計(jì)數(shù)器
C.同步計(jì)數(shù)器
D.異步計(jì)數(shù)器

4.多項(xiàng)選擇題時(shí)序邏輯電路由（）兩部分組成。

A.集成定時(shí)器
B.組合邏輯電路
C.存儲(chǔ)電路
D.脈沖產(chǎn)生電路

5.多項(xiàng)選擇題時(shí)序邏輯電路的設(shè)計(jì)過程中除了有建立最原始的狀態(tài)轉(zhuǎn)換圖還有（）。

A.進(jìn)行狀態(tài)編碼
B.進(jìn)行電路設(shè)計(jì)
C.列出真值表
D.畫出邏輯圖

最新試題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

以下代碼中為無權(quán)碼的為（）。

題型：?jiǎn)雾?xiàng)選擇題

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

題型：?jiǎn)雾?xiàng)選擇題

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）

題型：?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

題型：?jiǎn)雾?xiàng)選擇題

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型：?jiǎn)雾?xiàng)選擇題

如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。

題型：?jiǎn)雾?xiàng)選擇題

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說明理由。

題型：?jiǎn)柎痤}