A.二者都是時序邏輯電路
B.二者都無記憶功能
C.二者都有記憶功能
D.前者是時序邏輯電路
您可能感興趣的試卷
你可能感興趣的試題
A.組合邏輯電路
B.時序邏輯電路
C.脈沖電路
D.基本邏輯門電路
A.加法、減法
B.同步和異步
C.二、十和N進(jìn)制
D.可逆
A.置0、置1
B.置0、置1、保持
C.置0、置1、保持、翻轉(zhuǎn)
D.保持、翻轉(zhuǎn)
A.JK
B.T
C.D
A.易飽和和截止
B.易維修
C.功耗小
D.功耗高
最新試題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
CG放大器因其輸入電阻過小，因此沒什么用處。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
當(dāng)VGS=0時，能夠?qū)ǖ腗OS管為（）
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點(diǎn)向漏極移動。
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?