問答題

電路如圖所示,已知hfe=60,電容的容抗可以忽略。 
(1)計(jì)算靜態(tài)工作點(diǎn); 
(2)畫出簡(jiǎn)化的h參數(shù)等效電路,計(jì)算AV、Ri和Ro。


您可能感興趣的試卷

最新試題

?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz,若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào),請(qǐng)問該計(jì)數(shù)器至少需要多少位?()

題型:?jiǎn)雾?xiàng)選擇題

?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。

題型:多項(xiàng)選擇題

MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???

題型:判斷題

在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時(shí),柵極直流電壓將會(huì)(),漏極直流電流將會(huì)(),輸入電阻將會(huì)()。

題型:?jiǎn)雾?xiàng)選擇題

在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長(zhǎng)時(shí)間?()

題型:?jiǎn)雾?xiàng)選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。

題型:?jiǎn)雾?xiàng)選擇題

?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()

題型:多項(xiàng)選擇題

已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。

題型:多項(xiàng)選擇題

當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()

題型:多項(xiàng)選擇題

假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動(dòng)。

題型:判斷題