單項選擇題下列觸發(fā)器中不能用于移位寄存器的是（）
A.D觸發(fā)器
B.JK觸發(fā)器
C.基本RS觸發(fā)器
D.負邊沿觸發(fā)D觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題為使觸發(fā)器可靠地翻轉，輸入信號必須先于時鐘信號有效，這段時間間隔稱為（）
A.延遲時間
B.保持時間
C.建立時間
D.轉換時間
2.單項選擇題下面哪個電路輸出有不定狀態(tài)（）
A.JK觸發(fā)器
B.D觸發(fā)器
C.T觸發(fā)器
D.基本RS觸發(fā)器
3.單項選擇題若將十進制數(shù)15存入一個移位寄存器中，所需要的移位脈沖的個數(shù)是（）
A.3個
B.4個
C.5個
D.6個
4.單項選擇題模為60的二進制計數(shù)器，它由（）為位觸發(fā)器構成。
A.64
B.6
C.8
D.32
5.單項選擇題模為16的二進制計數(shù)器，它由（）為位觸發(fā)器構成。
A.64
B.4
C.8
D.32
最新試題
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
題型：單項選擇題
當VGS=0時，能夠導通的MOS管為（）
題型：多項選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項選擇題
?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
題型：單項選擇題
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
題型：單項選擇題
?verilog語法中，間隔符號主要包括（）。
題型：多項選擇題
可以通過新增以下哪些類型文件添加ChipScope調試IP核？（）
題型：多項選擇題
?10進制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
題型：多項選擇題
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
題型：單項選擇題
在對數(shù)字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
題型：單項選擇題