A.4
B.10
C.1024
D.2
您可能感興趣的試卷
你可能感興趣的試題
A.1
B.3
C.4
D.8
A.輸出端需接由運(yùn)放構(gòu)成的跟隨器
B.每個(gè)權(quán)電阻都接在相應(yīng)的開關(guān)上
C.相鄰電阻的比值都是2倍的關(guān)系
D.相鄰電阻的比值都不是2倍的關(guān)系
A.計(jì)數(shù)器
B.編碼器
C.模擬式電壓表
D.數(shù)字式電位器
A.只取決于分辨率
B.基本上是量化誤差
C.與工作中的各個(gè)環(huán)節(jié)都有關(guān)系
D.往往不可預(yù)測(cè)
A.與非－與非表達(dá)式
B.或非－或非表達(dá)式
C.與—或—非表達(dá)式
D.標(biāo)準(zhǔn)與—或表達(dá)式
最新試題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。