A.正或門
B.正非門
C.正與門
D.負(fù)或門
您可能感興趣的試卷
你可能感興趣的試題
A.TSL門
B.OC門
C.漏極開路門
D.CMOS與非門
A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.漏極開路門
A.用電壓表測(cè)量指針不動(dòng)
B.相當(dāng)于懸空
C.電壓不高不低
D.測(cè)量電阻指針不動(dòng)
A.并聯(lián)比較型
B.逐次逼近型
C.雙積分型
D.施密特觸發(fā)器
A.采樣
B.量化
C.保持
D.編碼
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
具有“有1出0、全0出1”功能的邏輯門是()
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說明理由。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
以下代碼中為無權(quán)碼的為()。