A.算術(shù)邏輯運算單元
B.控制器
C.通用寄存器組
D.I/O總線
您可能感興趣的試卷
你可能感興趣的試題
A.循環(huán)冗余校驗碼
B.海明校驗碼
C.奇校驗碼
D.偶校驗碼
A.4
B.6
C.8
D.10
A.Cache擴(kuò)充了主存儲器的容量
B.Cache可以降低由于CPU與主存之間的速度差異造成的系統(tǒng)性能影響
C.Cache的有效性是利用了對主存儲器訪問的局部性特征
D.Cache中通常保存著主存儲器中部分內(nèi)容的一份副本
A."1"的個數(shù)為奇數(shù)
B."1"的個數(shù)為偶數(shù)
C.最低位為"1"
D.最高位為"1"
A.對存儲器操作進(jìn)行限制,使控制簡單化
B.指令種類多,指令功能強(qiáng)
C.設(shè)置大量通用寄存器
D.選取使用頻率較高的一些指令,提高執(zhí)行速度
A.DRAM
B.EPROM
C.SRAM
D.EEPROM
A.7FFFH
B.8FFFH
C.9FFFH
D.AFFFH
A.系統(tǒng)總線的寬度為32位
B.處理的數(shù)據(jù)長度只能為32位
C.CPU字長為32位
D.通用寄存器數(shù)目為32個
A.F9
B.F0
C.89
D.80
A.每秒鐘所能執(zhí)行的指令條數(shù)
B.存儲器讀寫速度
C.計算機(jī)即時存儲信息的能力
D.該計算機(jī)保存大量信息的能力
最新試題
計算機(jī)中,執(zhí)行一條指令所需要的時間稱為指令周期,完成一項基本操作所需要的時間稱為機(jī)器周期,時鐘脈沖的重復(fù)周期稱為時鐘周期。因此()。
32位微處理器的32是指()。
以下關(guān)于CPU與主存之間增加高速緩存(Cache)的敘述中,錯誤的是()。
用()時,校驗位與信息位交叉設(shè)置。
設(shè)內(nèi)存按字節(jié)編址,若8K×8bit存儲空間的起始地址為7000H,則該存儲空間的最大地址編號為()。
使用電容存儲信息且需要周期性地進(jìn)行刷新的存儲器是()。
中央處理單元(CPU)不包括()。
某邏輯電路有兩個輸入端和一個輸出端,輸入端用X和Y表示,輸出端用Z表示。當(dāng)且僅當(dāng)X和y同時為1時,Z才為0,則該電路的邏輯表達(dá)式為()。
空白(1)處應(yīng)選擇()
空白(2)處應(yīng)選擇()