如下圖所示的共集電極放大電路中，已知電源電壓VCC=12V，RB=120K，RE=4K，RL=4K，RS=100，晶體管為硅管，β=40。
試求：
（1）估算靜態(tài)工作點(diǎn)值；
（2）畫出微變等效電路；
（3）計(jì)算電壓放大倍數(shù)；
（4）計(jì)算輸入電阻Ri及輸出電阻Ro。
您可能感興趣的試卷
最新試題
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位？（）
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
?CS放大器中引入源極電阻RS，其作用有（）。?
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
CG放大器因其輸入電阻過(guò)小，因此沒(méi)什么用處。
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。