問答題
在圖(a)所示電路中,二極管等效為恒壓降模型。已知輸入電壓u1、u2的波形如圖(b)所示,試畫出u0的波形。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
CG放大器具有較()的輸入電阻和較()的輸出電阻。?
題型:單項(xiàng)選擇題
?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(huì)(),漏極交流電壓將會(huì)(),增益將會(huì)()。
題型:單項(xiàng)選擇題
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
題型:判斷題
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時(shí),柵極直流電壓將會(huì)(),漏極直流電流將會(huì)(),輸入電阻將會(huì)()。
題型:單項(xiàng)選擇題
?verilog語法中,間隔符號(hào)主要包括()。
題型:多項(xiàng)選擇題
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長時(shí)間?()
題型:單項(xiàng)選擇題
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致,因此被稱為“源極跟隨器”。
題型:判斷題
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。
題型:多項(xiàng)選擇題
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象?()
題型:單項(xiàng)選擇題
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()
題型:單項(xiàng)選擇題