多項(xiàng)選擇題組合邏輯電路按照集成度可分為（）。
A.SSI
B.MSI
C.LSI
D.VLSI
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題以下電路中，加以適當(dāng)輔助門電路，（）適于實(shí)現(xiàn)單輸出組合邏輯電路。
A.二進(jìn)制譯碼器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.七段顯示譯碼器
2.多項(xiàng)選擇題組合邏輯電路消除競爭冒險(xiǎn)的方法有（）。
A.修改邏輯設(shè)計(jì)
B.在輸出端接入濾波電容
C.后級加緩沖電路
D.屏蔽輸入信號的尖峰干擾
3.多項(xiàng)選擇題數(shù)制是人們對數(shù)量計(jì)數(shù)的一種統(tǒng)計(jì)規(guī)則，在數(shù)字系統(tǒng)中廣泛采用的是（）
A.十進(jìn)制
B.二進(jìn)制
C.八進(jìn)制
D.十六進(jìn)制
4.多項(xiàng)選擇題在數(shù)字系統(tǒng)中，常用的表示機(jī)器數(shù)的方法有（）。
A.原碼
B.反碼
C.補(bǔ)碼
D.編碼
5.多項(xiàng)選擇題數(shù)字邏輯電路中的1和0可以代表（）
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
最新試題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項(xiàng)選擇題
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：單項(xiàng)選擇題
以下代碼中為無權(quán)碼的為（）。
題型：單項(xiàng)選擇題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型：單項(xiàng)選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
題型：單項(xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項(xiàng)選擇題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。
題型：單項(xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：單項(xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項(xiàng)選擇題