?verilog語法中，間隔符號主要包括（）。

?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）

?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?

?verilogHDL中已經(jīng)預先定義了的門級原型的符號有（）。

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）

現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。

?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應越明顯。???

CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?

?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。

用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?